PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-223047

(43)Date of publication of application: 30.08.1996

(51)Int.CI.

G11B 20/14 H04L 25/49

(21)Application number: 07-023956

(71)Applicant: PIONEER ELECTRON CORP

(22)Date of filing:


(72)Inventor: MORIYAMA YOSHIAKI

(54) DATA CONVERSION SYSTEM AND DATA DECODING METHOD

(57)Abstract:

PURPOSE: To effectively eliminate the DC component out of even an RLL(run length limited) code by securing the correspondence between a single piece of 2-block data to be converted and two or more 2n-bit code words and then selecting one of these code words.

CONSTITUTION: This system/method includes a conversion circuit 1, the synchrnizing signal insertion circuits 2 and 3, the delay circuits 4 and 5, a selection circuit 6, the DSV calculation circuits 7, 8 and 10, a selection control circuit 9, and a timing signal generation circuit 11. In such a constitution, an input data series is divided into blocks in every (m) bits. Then a single block or two blocks are successively converted into a code word of (n) bits or code words of 2n bits (m, n: natural numbers and m(n), and an RLL code is generated. In the conversion that is carried out into the code words of two blocks including a DC control block based on a DC control conversion rule, the correspondence is secured between a single piece of 2-block data to be converted and two or more 2n-bit code words. Then one of these code words is selected so that the DC component can be controlled.



LEGAL STATUS

[Date of request for examination]

07.02.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3243138

[Date of registration]

19.10.2001

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-223047

(43)公開日 平成8年(1996)8月30日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ	技術表示箇所	Î
нозм .	7/14	9382-5K	H03M 7/14	В	
G11B 2	0/14 341	9463-5D	G11B 20/14	341A	
H04L 2	5/49	9199-5K	H 0 4 L 25/49	Α	

審査請求 未請求 請求項の数4 OL (全 12 頁)


(21)出願番号	特願平7-23956	(71)出顧人	000005016
(22)出顧日	平成7年(1995)2月13日		パイオニア株式会社 東京都目黒区目黒1丁目4番1号
		(72)発明者	守山 義明
			埼玉県鶴ヶ島市富士見6丁目1番1号パイ
			オニア株式会社総合研究所内
	•	(74)代理人	弁理士 藤村 元彦

(54) 【発明の名称】 データ変換方式及び復号方法

(57)【要約】

【目的】 高密度記録に好適なRLL符号に対して良好 に直流成分の除去を行うデータ変換方式及びこれにより 変換されたRLL符号に対し誤り伝搬の少ない復号方法 を提供する。

【構成】 直流制御ブロックが挿入された入力データ系列の先頭のブロックから順次符号語へのデータ変換を行う際に、直流制御ブロックの直前の2つのブロックが2 nビットの符号語に変換された場合は当該直流制御ブロックと次のブロックの2ブロックが専用の直流制御用変換規則によって2 nビットの符号語に変換され、それ以外の場合は直流制御ブロックとその1つ前のブロックが専用の直流制御用変換規則によって2 nビットの符号語に変換される。これら直流制御用変換規則に基づく変換では、直流成分の制御をなすべく、変換すべき1つの2ブロックデータに対して2つ以上の2 nビットの符号語を対応させてその1つが選択される。



【特許請求の範囲】

【請求項1】 m, n, d, kをm<n、d<kの関係 を有する自然数とし、2進符号によって表された入力デ ータ系列をmピット毎のブロックに区切り、変換後にお いて隣接する「1」の間の「0」の個数が最小d個、最 大k個、となるように、前記ブロックの1個をnビット あるいは前記ブロックの2個を2nビットの符号語に順 次変換するデータ変換方式であって、

前記入力データ系列の所定ブロック数毎にmビットから なる直流制御ブロックを挿入し、この挿入された入力デ 10 がそれぞれ共通の値を持つ複数の6ビットの符号語から ータ系列の先頭のブロックから順次符号語へのデータ変 換を行う際に、直流制御ブロックの直前の2つのブロッ クが2nビットの符号語に変換された場合は当該直流制 御ブロックと次のブロックの2ブロックを他のブロック の変換規則とは異なる直流制御用変換規則によって2 n ビットの符号語に変換し、それ以外の場合は直流制御ブ ロックとその1つ前のブロックを他のブロックの変換規 則とは異なる直流制御用変換規則によって2nビットの 符号語に変換し、前記直流制御用変換規則に基づく直流 制御ブロックを含む2ブロックの符号語への変換では、 *20

2 n ビットの符号語を対応さ	せて	その1つ	を選択す	すると
とにより直流成分の制御を可	能と	するとと	を特徴。	とする
データ変換方式。				
【請求項2】 前記m n	а	レたマナ	をわり	3

*変換すべき1つの2ブロックデータに対して2つ以上の

1. 7とし、前記入力データ系列における各ブロックの 2ビットで表される4種類の情報を第1ないし第4情報 とし、直流制御ブロックを含まないブロックのデータ変 換規則を以下の表1とし、左端のビットと右端のビット なり符号語に含まれる「1」の数の偶奇が互いに異なる 2つの符号語を少なくとも含む符号語の集合を符号語グ ループとし、この符号語グループの4つを共通の符号語 を含まずに構成して直流制御ブロックを含む2ブロック で表される4種類の情報の各々を4つの符号語グループ の各々に1対1に対応させ、各情報の変換後の符号語を 対応する符号語グループの中から選択することを前記直 流制御用変換規則とすることを特徴とする請求項 1 記載 のデータ変換方式。

【表1】

データ(1プロック)	符号語
第1情報	100
第2情報	010
第3情報	X01

但し、Xは変換後の符号語における直前のビットの補数 を表し、a, b, c, dはそれぞれ異なる1から4の整 数のいずれかが割り当てられる。

【請求項3】 前記表1における第1ないし第4情報の※30

データ(2ブロック)	符号語
第4情報·第4情報	X00001
第4情報・第b情報	X00000
第4情報・第c情報	010001
第4情報·第d情報	010000

※ データと第a情報ないし第d情報のデータと、前記直流 制御用変換規則とをそれぞれ表2,表3のように定める ことを特徴とする請求項2記載のデータ変換方式。

【表2】

テータ(1 ブロック)	符号語
01	X00 ·
10	010
11	XOI

データ(2プロック)	符号語
1000	X00001
0010	X00000
0011	010001
0000	010000

【表3】

· ·			
直流制御ブロックと共に変換されるデータ		符号語	
01	第1グループ	1が奇数個	X00100
		1が偶数個	X00000
10	第2グループ	1が奇数個	010101
	<u></u>	1が偶数個	010001
11	第3グループ	lが奇数個	X00001
· · · · · · · · · · · · · · · · · · ·		1が偶数個	X00101
00	第4グループ	1が奇数個	010000
	1	1が偶数個	010100

【請求項4】 m, n, d, kをm<n, d<kの関係 を有する自然数とし、2進符号によって表された入力デ ータ系列をmビット毎のブロックに区切り、変換後にお 50 あるいは前記ブロックの2個を2nビットの符号語に順

いて隣接する「1」の間の「0」の個数が最小d個、最 大k個、となるように、前記ブロックの1個をnビット

次変換するデータ変換方式において、前記入力データ系 列の所定ブロック数毎にmビットからなる直流制御ブロ ックを挿入し、この挿入された入力データ系列の先頭の ブロックから順次符号語へのデータ変換を行う際に、直 流制御ブロックの直前の2つのブロックが2nビットの 符号語に変換された場合は当該直流制御ブロックと次の ブロックの2ブロックを他のブロックの変換規則とは異 なる直流制御用変換規則によって2nビットの符号語に 変換し、それ以外の場合は直流制御ブロックとその1つ 前のブロックを他のブロックの変換規則とは異なる直流 10 制御用変換規則によって2nビットの符号語に変換し、 前記直流制御用変換規則に基づく直流制御ブロックを含 む2ブロックの符号語への変換では、変換すべき1つの 2プロックデータに対して2つ以上の2nビットの符号 語を対応させてその1つを選択することにより直流成分 の制御を可能とするデータ変換方式によって変換された データの復号方法であって、

直流制御ブロックを含んで変換された2nビットの符号 語の復号に際し、前記直流制御ブロックの次の2つのブ ロックに対応した2nビット符号語がその2プロックの 20 データ変換規則のどの2 n ビット符号語にも一致しない 場合で、かつ前記直流制御ブロックとその直前のブロッ クの2つのブロックで2nビット符号語の復号を行わな い場合あるいは前記直流制御ブロックとその直前のブロ ックに対応した2nビット符号語が前記直流制御用変換 規則のどの2 n ビット符号語にも一致しない場合で、か つ前記直流制御ブロックとその次のブロックに対応した 2 n ビット符号語が前記直流制御用変換規則のいずれか の2 nビット符号語に一致する場合にのみ、前記直流制 号語の復号を行い、それ以外の場合は、前記直流制御ブ ロックとその次のブロックに対応した2nビット符号語 の復号を行わずに前記直流制御ブロックの次のブロック から復号を行うことを特徴とする復号方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、データを記録媒体へ 高密度記録したり帯域制限された伝送系にて伝送する際 に行われる、データ変換の方式及びその復号方法に関す る。

[0002]

【従来の技術】一般に、2進符号のデータ系列を高密度 に記録媒体に記録したり伝送系に伝送するために、デー タ系列をmピット毎のブロックに区切り、変換後におい て隣接する「1」の間の「0」の個数が最小d個、最大 k個、となるように、1 ブロックあたり n ビットとして 1あるいは複数ブロック毎に符号語に順次変換するデー タ変換方式が用いられる。このようなデータ変換方式に よって生成される符号語の集合はRLL (Run Length L imited) 符号と呼ばれ、これまでに多くのRLL符号が 50 発表されている。高密度記録に適したものとして、m= 2, n = 3, d = 1, k = 7のR L L 符号が、特開昭 5 2-128024号公報及び関連論文 "ANOPTIMAZATION OF MODULATION CODES IN DIGITAL RECORDING" T. Horig ichi他、IEEE, Transactions on Magnetics, Vol. MAG-12, No.6, Nov.1976や、特開昭56-149152号公 報に開示されている。

【0003】RLL符号に望まれる重要な性質の1つに 直流成分のないととが挙げられるが、上記のRLL符号 は直流成分を含んでおり、直流除去対策が必要となる。 直流除去対策としては、特開昭58-75353号公報 や特開平4-115751号公報に開示された方法があ るが、前者はk=7の条件を保ちつつ直流除去を行うと とが困難であると共に変換後のブロックのビット数が一 定にならないという問題があり、後者はそのまま適用し ても特開昭52-128024号公報及びその関連論文 のRLL符号では所望の効果が得られない。

[0004]

【発明が解決しようとする課題】そこで、本発明は、特 開昭52-128024号公報及びその関連論文のRL L符号や同様のRLL符号に対して良好に直流成分の除 去を可能にするデータ変換方式を提供することを目的と している。また本発明の他の目的は、このデータ変換方 式で生成されたRLL符号に対して誤り伝搬の少ない復 号方法を得ることである。

[0005]

40

【課題を解決するための手段】本発明によるデータ変換 方式は、m,n,d,kをm<n、d<kの関係を有す る自然数とし、2進符号によって表された入力データ系 御ブロックとその次のブロックに対応した2nビット符 30 列をmビット毎のブロックに区切り、変換後において隣 接する「1」の間の「0」の個数が最小d個、最大k 個、となるように、前記ブロックの1個をnビットある いは前記プロックの2個を2nビットの符号語に順次変 換するデータ変換方式であって、前記入力データ系列の 所定ブロック数毎にmビットからなる直流制御ブロック を挿入し、この挿入された入力データ系列の先頭のブロ ックから順次符号語へのデータ変換を行う際に、直流制 御ブロックの直前の2つのブロックが2nビットの符号 語に変換された場合は当該直流制御ブロックと次のブロ ックの2ブロックを他のブロックの変換規則とは異なる 直流制御用変換規則によって2nビットの符号語に変換 し、それ以外の場合は直流制御ブロックとその1つ前の ブロックを他のブロックの変換規則とは異なる直流制御 用変換規則によって2 n ビットの符号語に変換し、前記 直流制御用変換規則に基づく直流制御ブロックを含む2 ブロックの符号語への変換では、変換すべき1つの2ブ ロックデータに対して2つ以上の2nビットの符号語を 対応させてその1つを選択することにより直流成分の制 御を可能とすることを特徴としている。

【0006】本発明による復号方法は、m, n, d, k

30

をm<n,d<kの関係を有する自然数とし、2進符号 によって表された入力データ系列をmビット毎のブロッ クに区切り、変換後において隣接する「1」の間の 「0」の個数が最小d個、最大k個、となるように、前 記ブロックの1個をnビットあるいは前記ブロックの2 個を2nビットの符号語に順次変換するデータ変換方式 において、前記入力データ系列の所定ブロック数毎にm ビットからなる直流制御ブロックを挿入し、この挿入さ れた入力データ系列の先頭のブロックから順次符号語へ のデータ変換を行う際に、直流制御ブロックの直前の2 つのブロックが2nビットの符号語に変換された場合は 当該直流制御ブロックと次のブロックの2 ブロックを他 のブロックの変換規則とは異なる直流制御用変換規則に よって2 n ビットの符号語に変換し、それ以外の場合は 直流制御ブロックとその1つ前のブロックを他のブロッ クの変換規則とは異なる直流制御用変換規則によって2 nビットの符号語に変換し、前記直流制御用変換規則に 基づく直流制御ブロックを含む2ブロックの符号語への 変換では、変換すべき1つの2ブロックデータに対して 2つ以上の2nビットの符号語を対応させてその1つを 20 選択することにより直流成分の制御を可能とするデータ 変換方式によって変換されたデータの復号方法であっ て、直流制御ブロックを含んで変換された2nビットの 符号語の復号に際し、前記直流制御ブロックの次の2つ のブロックに対応した2nビット符号語がその2ブロッ クのデータ変換規則のどの2nビット符号語にも一致し ない場合で、かつ前記直流制御ブロックとその直前のブ ロックの2つのブロックで2nビット符号語の復号を行 わない場合あるいは前記直流制御ブロックとその直前の ブロックに対応した2 n ビット符号語が前記直流制御用 変換規則のどの2nビット符号語にも一致しない場合 で、かつ前記直流制御ブロックとその次のブロックに対 応した2 n ビット符号語が前記直流制御用変換規則のい ずれかの2 n ビット符号語に一致する場合にのみ、前記 直流制御ブロックとその次のブロックに対応した2nビ ット符号語の復号を行い、それ以外の場合は、前記直流 制御ブロックとその次のブロックに対応した2 n ビット 符号語の復号を行わずに前記直流制御ブロックの次のブ ロックから復号を行うことを特徴としている。

[0007]

【作用】本発明のデータ変換方式によれば、入力データ 系列の所定ブロック数毎にmビットからなる直流制御ブ ロックが挿入され、との挿入された入力データ系列の先 頭のブロックから順次符号語へのデータ変換を行う際 に、直流制御ブロックの直前の2つのブロックが2nビ ットの符号語に変換された場合は当該直流制御ブロック と次のブロックの2ブロックが他のブロックの変換規則 とは異なる直流制御用変換規則によって2nビットの符 号語に変換され、それ以外の場合は直流制御ブロックと その1つ前のブロックが他のブロックの変換規則とは異 50 なる直流制御用変換規則によって2nビットの符号語に 変換される。これら直流制御用変換規則に基づく直流制 御ブロックを含む2ブロックの符号語への変換では、直 流成分の制御をなすべく、変換すべき1つの2ブロック データに対して2つ以上の2 n ビットの符号語を対応さ せてその1つが選択される。

【0008】本発明の復号方法によれば、上記データ変 換方式によって変換されたデータの復号が行われる。直 流制御ブロックを含んで変換された2 n ビットの符号語 の復号に際し、直流制御ブロックの次の2つのブロック に対応した2nビット符号語がその2ブロックのデータ 変換規則のどの2 n ビット符号語にも一致しない場合 で、かつ直流制御ブロックとその直前のブロックの2つ のブロックで2 n ビット符号語の復号を行わない場合あ るいは直流制御ブロックとその直前のブロックに対応し た2 n ビット符号語が前記直流制御用変換規則のどの2 nビット符号語にも一致しない場合で、かつ直流制御ブ ロックとその次のブロックに対応した2nビット符号語 が前記直流制御用変換規則のいずれかの2 n ビット符号 語に一致する場合にのみ、直流制御ブロックとその次の ブロックに対応した2nビット符号語の復号が行われ る。それ以外の場合は、直流制御ブロックとその次のブ ロックに対応した2 n ビット符号語の復号を行わずに直 流制御ブロックの次のブロックから復号が行われる。 [0009]

【実施例】以下、本発明の実施例として、本発明を前述 の論文に開示されたRLL符号に対して適用した場合に ついて、表及び図に基づいて説明する。なお、特開昭5 2-128024号公報に開示されたRLL符号は、変 換表のデータと符号語の対応関係が異なるだけで本質的 に前述の関連論文で述べられているRLL符号と同じで ある。

【0010】図1は前述の関連論文のRLL符号のデー タ変換規則を表す表を示しており、Xは変換後の直前の ビットの補数を表す。換言すれば、Xは直前の符号語に おける当該Xの隣接ビットの補数を表す。変換された符 号語は「1」を反転、「0」を非反転とした波形(NR **Zl波形)で記録あるいは伝送される。データ系列を2** ビットのブロックに区切り、所定のブロック数毎に直流 制御ブロックを挿入する。直流制御ブロックは原データ が担うべき情報を持たないのでダミーのデータ(例えば 00)とする。直流制御ブロックを挿入する間隔は、短 いほど直流除去効果が大きくなるが冗長度も大きくなる ので、必要十分な間隔とすればよい。直流制御ブロック を挿入したデータ系列を先頭から図1の変換表に従って 変換して行くが、図3のように直流制御ブロックの直前 の2ブロックが6ビットの符号語に変換された場合に は、直流制御ブロックとその次のブロックを図2の変換 表に従って変換する。

【0011】図2の変換規則では、各データに対して

「1」の個数の偶奇の異なる2つの符号語がそれぞれ割り当てられており変換後の波形においてより直流分が減少する方の符号語を選択する。「1」は反転に対応するので、その個数の偶奇が2つの符号語で異なるということは、符号語の後の信号の極性が互いに逆になることを意味し、符号語の選択を適切に行うことにより直流分の減少が可能であることを保証する。また、1つのデータに対応する2つの符号語を構成するビット列の右端ビットと左端ビットをそれぞれ共通の値としているので、符号語の連結の際に「X」の値がどのようになっても偶奇 10が逆になるという関係は保たれる。直流分の評価基準としては、例えば、符号語系列によって決まる波形の

「H」(高レベル)、「L」(低レベル)の1ビットをそれぞれ+1, -1として累積加算した値を示すDSV (Digital Sum Value)がある。とれなよれば、1つの直流制御ブロックの内容を決めるのに、次の直流制御ブロックの手前の位置すなわちDSV評価点までのDSVの絶対値を用いて直流成分の制御が可能となる。なお、図2に示される全ての符号語は変換後の符号語の系列において、d=1, k=7のRLL符号の条件を満たす。

【0012】一方、図4のように直流制御ブロックの直前の2ブロックが6ビットの符号語に変換されない場合にも、同様に、直流制御ブロックとその直前のブロックを図2に従って変換する。直流制御ブロックの直前のブロックを通常の変換としないのは、図1に示すように、この直前のブロックのデータが「00」の場合に、次のブロックとの組合わせで反転の偶奇の関係が常に逆になるような符号語の対が存在しないからである。

【0013】以上のように、直流制御ブロックの変換では常に2ブロック単位の専用の変換規則を用いることにより、自由度を大きくし、d、kの条件を満たしつつ符号語の選択を可能にして、直流分の除去を可能にしている。図5は本発明によるデータ変換方式を実現する変換器のブロック図である。図5において、タイミング信号発生回路11より各ブロックに供給される各種のクロック信号は省略されている。所定ブロック数毎に直流制御ブロックとしてダミーデータ「00」が挿入されたデータ系列は変換回路1によって図1及び図2の変換規則によって順次変換される。

【0014】変換回路1の詳細を図6に示す。図6において、データ・クロックDCK、信号b1、信号b2、ロード信号、シリアル・クロックSCKの各信号はタイミング信号発生回路11より供給され、入力されたデータはデータ・クロックDCKによって4ビット・シフト・レジスタ12に順次格納される。ROM13には4ビット・シフト・レジスタ12の出力データと、同出力データ中に直流制御ブロックが含まれていることを示す信号b1と、左右レジスタのどの2ビットに含まれているかを示す信号b2とが入力され、図1及び図2の変換規則に従って符号語を出力する。

【0015】図6において、データは時間と共に左から 右に移動するので、図1及び図2とはデータ及び符号語 のビットの左右の並び順が逆になる。信号 b 1 に基づき 直流制御ブロックが4ビット・シフト・レジスタ12の 左右2ビットのいずれにも存在しないことを検知してい る場合、ROM13は、4ビット・シフト・レジスタ1 2の右2ピット出力が「01」、「10」、「11」の いずれかのときは図1の(A)の変換規則に従って対応 する符号語を右3ビットに出力し、同レジスタの右2ビ ット出力が「00」のときは左の2ビットの値に応じた 6ビット符号語を、図1の(B)の変換規則に従って左 右3ビットに出力する。NORゲート14は4ビット・ シフト・レジスタ12の右2ビット出力の「00」を検 出し、6ビット符号語への変換が行われることを信号a を発生してタイミング信号発生回路11に知らせる。信 号b1に基づき直流制御ブロックが4ビット・シフト・ レジスタ12の左右2ビットのいずれかに存在すること を検知している場合、ROM13は直流制御ブロック以 外の2ビットの値に応じて対応する符号語の一方を出力 する。例えば、直流制御ブロック以外の2ビットが「0 1」あれば、符号語「X00100」及び「X0000 0」のうちの一方が出力される。 との一方の符号語に対 して他方の符号語は後ろから3ビット目(最下位ビット から数えて3ビット目)が反転しているだけなので、直 流制御ブロックを含む2ブロックの変換を行うときのみ EXORゲート15によってその後ろから3ビット目を 反転して他方の符号語も同時に生成する。

【0016】6ピット・シフト・レジスタ16、17は ロード信号と符号語のシリアル・クロックSCKによっ てこれらの符号語がそれぞれロードされる。直流制御ブ ロックを含む2ブロックの変換を行わないときはEXO Rゲート15はスルーになるので、6ビット・シフト・ レジスタ16、17には同じ符号語がロードされる。6 ビット・シフト・レジスタ16、17は、ロード信号が 非ロードを示すときはSCKによって符号語をシフトし てシリアル出力する。タイミング信号発生回路11は、 信号a, bl及びb2によって何ピットの符号語がレジ スタ16、17にロードされたかを知り、1つの符号語 の出力を完了したとき次の変換のためのロード信号を発 生する。なお、符号語の先頭ビットの「X」は、ROM 13からは「1」として出力され、ANDゲート18と インバータ19によって直前の符号語の最終ビットが 「0」のときは「1」、「1」のときは「0」となるよ うにして、6ビット・シフト・レジスタ16及び17に ロードされる。

【0017】以上のようにして、変換回路1は、図1の変換を行うと共に、直流制御ブロックを含む2ブロックの変換において、直流制御ブロックの直前の2つのブロックが6ビット符号語に変換されたときは直流制御ブロックとその次のブロックの2ブロックとからなる2ブロ

ックを6ビット符号語に変換し、それ以外では直流制御 ブロックとその1つ前のブロックとからなる2ブロック を6ビット符号語に変換し、直流制御ブロックを含む2 ブロックの変換に対応する符号語のみが互いに異なる2 つの符号語系列を出力する。

【0018】図5において、変換回路1から出力された 2つの符号語系列は、同期信号挿入回路2及び3におい て、タイミング信号発生回路11からの挿入指定信号 で、復調におけるタイミングの基準信号としての同期信 号が同一位置に同一パターンで挿入される。DSV計算 10 回路7、8は、DSVの評価点(DSVの評価をするデ ータ位置)が到来する度にタイミング信号発生回路11 によってリセットされ、同期信号挿入回路2及び3から 出力されたそれぞれの符号語系列について、ある評価点 から次の評価点までの1区間のDSVの値をその区間の 先頭の波形のレベルを「L」(低レベル)として求め る。遅延回路4及び5は、同期信号挿入回路2及び3か らのそれぞれの符号語系列をDSV評価点により画定さ れる1区間に相当するビット数だけ遅延させる。DSV 計算回路10は、タイミング信号発生回路11によって 初期リセットされた後、選択回路6から出力されるRL L符号出力のNRZI波形について初期状態からのDS Vの積算値を求め、その時点の積算値と信号レベルを選 択制御回路9に出力する。

【0019】 DSV評価点において、タイミング信号発 生回路11からの選択制御パルスによって、選択制御回 路9は、DSV計算回路10からのDSV積算値にDS V計算回路7, 8からの1区間のDSVの値をそれぞれ 加算し、それぞれの符号語系列の評価点におけるDSV 積算値を求め、その積算値の絶対値が小さくなる方の符 号語系列を選択するように選択回路6に選択信号を出力 する。なお選択制御回路9によるDSVの加算は、1区 間のDSV値がその区間の先頭の波形のレベルを「L」 (低レベル)として求められたものなので、DSV計算 回路7、8からの1区間の各DSVを、DSV計算回路 10からの信号レベルが「し」のときはそのままとし 「H」(高レベル)のときは正負の符号を反転した後、 これを行う。このとき、選択回路6には、遅延回路4, 5から、それぞれの符号語系列のDSVの加算を行い終 った1区間の先頭のビットが入力されており、選択信号 によって指定された方の符号語系列の1区間が当該先頭 ビットより出力開始される。以後同様にして、1区間毎 にその次の区間の直前でのDSVの絶対値がより小さく なる方の符号語系列が選択され、直流成分が除去された RLL符号として出力される。

【0020】図7は上記RLL符号の復号回路であり、 シリアル・クロックSCK、データ・クロックDCKは 図6と同じ周波数のタイミング信号である。図7におい て、クロックSCK、信号e1、信号e2、ロード信号 及びクロックDCKは、RLL符号に含まれる同期信号 50 に含まれているときにレジスタ20から入力された符号

に同期して動作するタイミング信号発生回路(図示せ ず)から供給され、信号c及びdはそのタイミング信号 発生回路に供給される。入力されたR L L 符号はシリア ル・クロックSCKによって6ピット・シフト・レジス タ20に順次格納される。ROM21には6ビット・シ フト・レジスタ20の出力データ(符号語)と、同出力 データ中に直流制御ブロックの位置に対応した3ビット が含まれていることを示す信号elと、左右レジスタの どの3ビットに含まれているかを示す信号 e 2とが入力 され、図1及び図2の符号変換の逆変換を行ってデータ を出力する。

【0021】信号e1に基づき直流制御ブロックの位置 に対応した3ビットが6ビット・シフト・レジスタ20 の左右3ビットのいずれにも存在しないことを検知して いる場合、ROM21は、6ビット・シフト・レジスタ 20の右から3、4、5ビット目の出力データが「00 0」以外のときは図1の(A)に従って入力の右3ビッ トの符号語に対応するデータを右2ビットに出力し、同 レジスタの各ピットの出力データが「000」のときは 20 6ビット符号語に対応する4ビット・データを、図1の (B) に従って左右2ビットに出力する。このとき、図 1から分かるように符号語の先頭ビットを見なくとも符 号語に対応するデータを知ることができるので、6ビッ ト・シフト・レジスタ20の右端のビットは復号に関与 していない。3入力NORゲート22は上記「000」 を検出し、6ビット符号語からデータの逆変換が行われ ることを信号cとしてタイミング信号発生回路に知らせ る。信号 e 1 が、直流制御ブロックの位置に対応した3 ビットが6ビット・シフト・レジスタ20の左右3ビッ トのいずれかに存在することを示している場合は、図2 30 に従って、ROM21は、直流制御ブロック以外のブロ ックの2ビット・データを信号 e 2の値に応じたビット 位置に出力し、ダミーの2ビット・データを他のビット 位置に出力する。

【0022】4ビット・シフト・レジスタ23にはロー ド信号とデータ・クロックDCKによってこれらのデー タがロードされる。 4 ビット・シフト・レジスタ23 は、ロード信号が非ロードを示すときはデータ・クロッ クDCKによってデータをシフトして、直流制御ブロッ クのダミー・データを含むデータ系列を出力端子にシリ アル出力する。図示せぬタイミング信号発生回路は、最 初の符号語の先頭ビットが6ビット・シフト・レジスタ 20の右端に来たときにロード信号を発生し、以後はロ ード信号を発生したときの信号 c と e 1 によって何ビッ トのデータがレジスタ23にロードされたかを知り、ロ ードされたデータの出力を完了したとき次の変換のため のロード信号を発生する。

【0023】信号dは、直流制御ブロックの位置に対応 した3ビットが6ビット・シフト・レジスタ20の出力

語が図2の符号語と一致しないことを示す信号である。 タイミング信号発生回路は、直流制御ブロックを含む2 ブロックのデータをレジスタ23にロードするときに、 この信号dを参照して、図2の逆変換が正しく行われた か否かを知り、逆変換が正しく行われなかったときは、 4ビット・シフト・レジスタ23から2ビットのデータ を出力した後再びロード信号を発生する。これは、逆変 換が正しく行われないときに、符号語及びデータを1ブ ロック相当分シフトした後逆変換をやり直してその結果 を4 ビット・シフト・レジスタ23 にロードするためで 10 ある。なお、直流制御ブロックとその直前のブロックに 対応した6ピットの逆変換が正しく行われず、ロード及 び1ブロック・シフト後のやり直しの逆変換、すなわち 直流制御ブロックとその次のブロックに対応した6ビッ トの逆変換も正しく行われない場合は、さらにもう一度 ブロック・シフト後のやり直しの逆変換を行って4ビッ ト・シフト・レジスタ23にロードする。 このようにや り直しの逆変換とロードを行うことにより、逆変換にお けるブロック境界判別の誤りの伝搬、ひいてはデータ誤 りの伝搬を防止することができる。

【0024】また、直流制御ブロックとその次のブロッ クに対応した6ビット符号語を4ビット・データへ逆変 換したのに引き続き、4ビット・シフト・レジスタ23 が2ビットのデータを出力したときに、6ビット・シフ ト・レジスタ20の出力が図1の6ビット符号語に一致 していることを信号 c が示す場合も、ロード信号を発生 する。この場合にロード信号を発生するのは、直流制御 ブロックと次のブロックに対応した6ビットの逆変換が 正しく行われていないと判断し、前述の説明と同様に、 やり直しの逆変換とロードを行ってデータ誤りの伝搬を 防止するためである。すなわち、図1と図2から分かる ように、符号語の境界をはさんで、ある符号語の最後の ビットから次の符号語の先頭2ビットに亘る3ビット (すなわちNORゲート22の入力3ビット)が同時に 「0」となることはないので、この3ビットが同時に 「0」であればその3ビットあるいはそれ以前に誤りが 発生していることになる。そこで信号cによりこれを検 出し、やり直しの逆変換とロードを行うのである。

【0025】図7の復号回路は、以上のように復号動作を行うことにより、直流制御ブロックの次の2つのブロ 40ックに対応した6ビットがぞの2ブロックのデータの変換規則のどの6ビット符号語にも一致せず、かつ直流制御ブロックとその直前のブロックの2ブロックの復号を行わないか若しくは正しく行えない場合で、かつ直流制御ブロックとその次のブロックに対応した6ビットが対応するデータ変換規則のいずれかの符号語に一致するときにのみ、直流制御ブロックとその次のブロックに対応した6ビットの復号を行うようにし、誤り伝搬を少なくしている。さらに図2におけるデータ及び符号語も誤り伝搬が少なくなるように定められている。これらについ 50

て図8,図9を用いて次に説明する。なお、上述した復 号回路の動作は図10のフローチャートによっても示さ

れ得る。

【0026】図8において、縦の点線は符号語境界を示しており、直流制御ブロックの1つ前のブロックに対応した3ビットの先頭ビットが誤ったため誤った符号語境界で復号され、直流制御ブロックとその1つ前のブロックに対応した6ビットを1つの符号語として復号している。そのため、このままの復号結果を出力してしまうと(d)のように誤り伝搬が直流制御ブロックの2つ前のブロックから直流制御ブロックの2つ後のブロックに亘って生じてしまう。【0027】しかしながら、図7で説明したように、直流制御ブロックの次の2つのブロックに対応した6ビットが図1の6ビット符号語に一致している場合は、

12

(e)のように、その6ビットを復号したデータがレジスタ23に再ロードされるので、誤りは直流制御ブロックの後には伝搬しない。また、直流制御ブロックに対応した3ビット符号語が「001」または「101」の場合あるいは直流制御ブロックの次のブロックに対応した3ビットが「010」の場合は、直流制御ブロックとその次のブロックに対応した6ビットが図2のどの符号語にも一致しないので、この場合も直流制御ブロックの次の2つのブロックに対応した6ビットを復号したデータがレジスタ23に再ロードされ、誤り伝搬が抑えられる。

【0028】図9は、直流制御ブロックの2つ前のブロ ックに対応した3ビットの先頭ビットが誤ったために直 流制御ブロックとその次のブロックに対応した6ビット を1つの符号語とすべきところを直流制御ブロックとそ の1つ前のブロックに対応した6ビットを1つの符号語 として復号した場合の例であり、符号語境界を誤ってい るにもかかわらず、直流制御ブロックの次のブロックが 正しく復号されている。これは、図2において、データ と符号語の後半3ビットとの対応関係を図1のデータと 符号語との対応関係と同じくなるように定めたためであ る。また、直流制御ブロックの1つ前のブロックに対応 した3ビットが「001」の場合あるいは直流制御ブロ ックに対応した3ビットが「010」の場合は、直流制 御ブロックとその1つ前のブロックに対応した6ビット が図2のどの符号語にも一致しないので、直流制御ブロ ックとその次のブロックに対応した6ビットを復号した データがレジスタ23に再ロードされ、誤り伝搬が抑え られる。図8と同様に、このように符号語の復号誤りを 検出してデータの再ロードが行えるように、図2の符号 語は、前半3ビットには「001」と「101」を使用 せず、後半3ビットには「010」を使用しないよう、 定めてある。

【0029】以上のように、図2の変換規則は、復号に

おける誤り伝搬が少なくなるように符号語及び符号語と データの対応関係を定めたものである。なお、図1.図 2は本発明の一実施例に採用された変換規則を示したも のであり、上述の如き趣旨に則って同様に定めた他の変 換表を採用しても良い。また上記実施例では、直流制御 ブロックとその1つ前のプロックの2ブロックを6ビッ トの符号語に変換する直流制御用変換規則と、直流制御 ブロックと次のブロックの2ブロックを6ビットの符号 語に変換する直流制御用変換規則とで、同一の変換規則 としたが、互いに異なる変換規則としても良い。また上 10 記実施例の図2では、1つのデータに対し、両端のビッ トをそれぞれ共通の値を持ち得る2つの符号語に対応さ せているが、両端のビットがそれぞれ共通の値を持つも のであれば2つ以上の符号語を対応させても良い。さら に、上記実施例ではm、n,d,kをそれぞれ2,3, 1,7としたが、これらが他の値であっても本発明は適 用可能である。

[0030]

【発明の効果】以上のように、本発明によれば、入力デ ータ系列をmピット毎のブロックに区切り、ブロックの 20 1個をnビットあるいは2個を2nビットの符号語に順 次変換してRLL符号を生成するデータ変換方式におい て、所定ブロック数毎にmビットからなる直流制御ブロ ックを挿入し、直流制御ブロックの直前の2つのブロッ クが2nビットの符号語に変換されたときは直流制御ブ ロックとその次のブロックの2ブロックを、それ以外で は直流制御ブロックとその1つ前のブロックの2ブロッ クを、他のブロックの変換規則とは異なる直流制御用変 換規則によって2nビットの符号語に変換するととも に、これらの変換において1つの2ブロックデータに対 30 して2つ以上の2nビットの符号語を対応させてその1 つを選択可能とすることにより、従来では十分な直流除 去が行えなかったRLL符号に対しても効果的な直流成 分の除去を可能とする。また、1ブロックのビット数は 変換前mビット、変換後nビットで一定であるため変換 器及び復号器の構成が容易である。さらに、本発明の実 施例の変換規則はRLL符号のビット誤りに対して復号 時の誤り伝搬が少なくなるように定められている。

【0031】また、本発明による復号方法は、直流制御ブロックの次の2つのブロックに対応した2nビット符 40号語がこれに対応するデータ変換規則のどの2nビット符号語にも一致せず、かつ直流制御ブロックとその直前のブロックとで2nビット符号語からの復号を行わないあるいは正しく行えない場合で、かつ直流制御ブロックとその次のブロックに対応した2nビット符号語が直流

制御用変換規則のいずれかの符号語に一致するときにのみ、直流制御ブロックとその次のブロックとで2nビット符号語からの復号を行うようにすることにより、誤り伝搬を少なくしている。

【図面の簡単な説明】

【図1】本発明による一実施例に適用された、直流制御 ブロック以外のブロックの変換規則を表す表を示す図。

【図2】本発明による一実施例に適用された、直流制御 ブロックを含むブロックの変換規則を表す表を示す図。

【図3】本発明による一実施例におけるデータ変換の形態の一例を示す図。

【図4】本発明による一実施例におけるデータ変換の形態の他の例を示す図。

【図5】本発明による一実施例のデータ変換器の構成を 示すブロック図。

【図6】図5のデータ変換器における変換回路の具体的 構成を示すブロック図。

【図7】本発明による一実施例の復号回路を示すブロック図。

20 【図8】図7の復号回路の動作の一例を説明するための 図

【図9】図7の復号回路の動作の他の例を説明するための図。

【図10】図7の復号回路の動作を示すフローチャート。

【主要部分の符号の説明】

- 1 変換回路
- 2, 3 同期信号挿入回路
- 4.5 遅延回路
- 6 選択回路
 - 7, 8, 10 DSV計算回路
 - 9 選択制御回路
 - 11 タイミング信号発生回路
 - 12 4ビット・シフト・レジスタ
 - 13 ROM
 - 14 NORゲート
 - 15 EXORゲート
 - 16, 17 6ビット・シフト・レジスタ
 - 18 ANDゲート
-) 19 反転ゲート
 - 20 6ビット・シフト・レジスタ
 - 21 ROM
 - 22 NORゲート
 - 23 4ビット・シフト・レジスタ

【図1】

【図2】

1	٨	١
ı	н	,


データ(1 ブロック)	符号额
0 1	XOO
1 0	010
1 1	X 0 1

(B)


データ(2 ブロック)	符号籍
0 0 0 1	X00001
0010	X00000
0011	010001
0000	010000

直流制御プロックと共に変換されるデータ	ロックと共に変換されるデータ 符 号 隔	
0 1	1が寄数備	X00100
	1が何数個	X00000
1 0	1が奇数個	010101
	1が偶数個	010001
1 1	1 が寄数値	X00001
	1が偶数個	X 0 0 1 0 1
0.0	1が奇数個	010000
	1が貨数機	010100


【図3】




【図4】




【図9】




【図5】




【図6】




【図7】



[図8]



【図10】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

D BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.